Intel et Micron viennent d'annoncer une nouvelle puce Flash MLC de 128 Gb gravée en 20nm. En combinant 8 de ces puces au sein d'un même packaging il est ...
Lire la suite ...

8 die par puce, 128Go. Sur 1 ou 2 canaux?

1 puce = 1 canal, évidemment
 
Reste que 8 dies ça me semble un peu beaucoup.

Ben d'après une doc Micron, au format TSOP le bus peut être de type 8 bit ou 16bit (je suppose 2 canaux).
Car justement c'est ce que je me disais aussi 128Go, sur un canal ca fait beaucoup
 
Mais après vérification c'est de l'ONFI 3 donc 400Mo/s, va juste falloir attendre les contrôleurs compatibles pour que de telles densités soient vraiment exploitables.
 
edit:
Ouep, 16bit -> 2 ports/canaux
http://onfi.org/wp-content/uploads [...] 0_gold.pdf
 
(doc onfi 3 pas dispo)

On parle de MT/s et pas de Mo/s
 
Et c'est 333 MT/s pour cette puce, enfin pour son interface

Pourrait on connaitre la personne qui est au bout du doigt sur la photo ? Son empreinte correspond a celle trouvée dans l'épisode 168 des Experts machintrucs !
 
En rigolant moins, c'est RARE de voir une photo promo avec un doigt en support. Surtout en photomontage grossier (pas d'ombre, détourage à la hache, etc...). La crise ?

Là que tu le dis .
 
Celle sur anandtech est mieux:
http://images.anandtech.com/doci/4 [...] arison.jpg
 
 
@Marc
Mais ces 333MT/s sont atteints en utilisant un bus 8bit ou 16bit?  
Juste par curiosité.

C'est pas le die 128 Gb mais le 64 ça, le 128 c'est celui sur l'autre image.
 
Aucune idée sinon.
 
Mais pas pressé de les voir débarquer vu la taille des pages

Ouai mais avec Windows 8 qui supportera enfin les secteur >512 octets, y'aura pas un truc genre les SSD pourrons remonté la taille de la page pour que le SGF soit plus en symbiose avec le SSD ?
 
Ou bien je rêve et ces couillons on juste prévu de dire si c'est 512 ou 4K l'histoire de réitérer la même merde plusieurs fois...

l'endurance va encore en prendre un coup avec des pages pareilles, à défaut ça fera baisser les prix et ça fera moins mal au moment d'en changer

Pourquoi ils augmentent la taille des pages à chaque nouvelle gen???
 
Ok ca simplifie probablement le câblage, mais on pourrait s'attendre à l'inverse vu qu'ils gagnent en finesse de gravure.

J'imagine qu'il serait compliqué / onéreux de doubler le nombre de pages et de bloc par puce

 
A priori c'est parce que comme un die est de plus en plus petit, ils mettent de plus en plus de die dans une puce.

Pour la lecture aléatoire ça ne devrait pas jouer (à moins que lire une page soit plus lent qu'avant), et pour l'écriture il faut un bon contrôleur qui combine à mort, et ça devrait le faire, non ?

Cela joue puisqu'un accès 16k est plus lent qu'un 8k voir 4k.