[HFR] Actu : USB 3.0 + Haswell : Lynx Point en cause

Actu : USB 3.0 + Haswell : Lynx Point en cause [HFR] - HFR - Hardware

Marsh Posté le 12-03-2013 à 15:10:03   0  

Nous vous avions rapporté en début de semaine dernière un problème concernant la sortie de veille en mode S3 sur les futures plateformes Haswell. En pratique, ...
Lire la suite ...

Reply

Marsh Posté le 12-03-2013 à 15:10:03   

Reply

Marsh Posté le 12-03-2013 à 15:58:38   2  

Je suis d'accord avec Intel, il est bien minime ce bug ;)

Reply

Marsh Posté le 12-03-2013 à 15:59:41   2  

Bien hâte qu'Haswell sorte! Ça signera la fin du montage de ma tour :P

Reply

Marsh Posté le 12-03-2013 à 20:14:38   3  

Khaomaster a écrit :

Je suis d'accord avec Intel, il est bien minime ce bug ;)


Moi pas, si tu commences à accepter les bugs sur matériel ça va être comme pour les jeux vidéos...on va se taper du matériel foireux...non merci.

Reply

Marsh Posté le 12-03-2013 à 21:40:01   0  

Bonsoir
sans parler des premiers chipset pour Sandy bridge et du "petit" problème SATA... qui n'ont en rien empêché le succès que l'on connait pour cette plateforme...;)


---------------
Si les cons volaient il ferait toujours nuit. pas d'aide en privé merci !
Reply

Marsh Posté le 13-03-2013 à 02:05:01   3  

ravenloft a écrit :

Te souvient tu du bug du pentium 90 qui avait fait grand bruit?  Ce n'était qu'un bug parmi d'autres.

Je crois qu'Intel s'en souvient en tout cas, cela leur a couté cher. Et il a eu des répercussions fortes puisque depuis Intel intègre pas mal de redondance et la possibilité de flasher via microcode ses puces. Ca ne veut pas dire qu'il n'y a pas de longues séries de bugs, pour ceux qui n'en ont jamais vus, page 17 de ce doc pour les Ivy Bridge : http://www.intel.com/content/dam/w [...] update.pdf  
 
Elles sont appliquées par le bios (on voit souvent des microcode update dans les releases notes des BIOS), voir maintenant par l'OS (un exemple totalement pris au hasard ici chez MS : http://support.microsoft.com/kb/288302 )
 
Ici c'est un chipset et visiblement Intel n'a pas trouvé de solution soft pour régler le problème. Les chipsets n'ont cependant probablement pas autant de marge de manoeuvre que les CPU,  de base les chipsets bougent très peu d'une génération à l'autre. Le cout de défaillance d'un chipset est également moindre, et les bugs souvent trouvés avant la sortie. Maintenant, ca fait deux fois tout de même en 3 générations.

Reply

Marsh Posté le 14-03-2013 à 08:55:44   1  

Il faut quand même le faire, non seulement leurs chipsets n'évolue quasiment plus depuis des années, mais en plus ils ne vérifient pas correctement la compatibilité avec leurs nouveaux CPU. Intel ne dois pas  gagner assez d'argent pour s'offrir un meilleur débugage que Cirix :/
 
Le bug du P90 était facilement reproductible par une simple opération je m'en souviens bien sur le miens mais le bug d'haswell est plus problématique pour le public de masse, pourtant on le sait bien que les sorties de veilles sont toujours assez difficile avec un PC.

Reply

Sujets relatifs:

Leave a Replay

Make sure you enter the(*)required information where indicate.HTML code is not allowed